http://www.ladelec.com

La figura 5 ilustra un diagrama lógico de un registro de desplazamiento a la derecha, recirculante de carga paralelo de 4 bits.
 
Este diagrama se caracteriza porque tiene una realimentación que va de la salida Q de FF4 a la entrada J de FF1 y de 1 de FF4 a la entrada K de FF1 para evitar que los datos se pierdan por el extremo derecho de este registro.

El diagrama de tiempo muestra su funcionamiento:
 
 

1. Primero accionamos la entrada de borrado para poner las salidas a 0000 (punto a).
2. Se activan las entradas A y B de datos en paralelo. Como son entradas asíncronas van inmediatamente al nivel ALTO. En el punto C desactivamos estas entradas. El registro de salida será 1100.
3. En el flanco posterior del pulso de reloj 1 los datos se desplazan a la derecha dando como resultado (0110).
4. En el pulso de reloj 3 la salida pasa de (0011) a (1001) debido a la realimentación que existe de Q de FF4 a J de FF1.
5. En el pulso de reloj 4 el registro de salida será igual al del comienzo (1100). Entonces se necesitara de 4 pulsos de reloj para que recircule el a su posición original.
6. En el punto e se acciona la entrada D que genera una salida en FF4 (0001). Después del pulso 6 el dato recircula a FF1.
7. Después de 4 pulsos (6 a 9), el dato es el mismo que el original (0001).